Publicaciones
(Journal)
Towards On-Board SAR Processing with FPGA Accelerators and a PCIe Interface
Baungarten-Leon, E. I., Martín-del-Campo-Becerra, G. D., Ortega-Cisneros, S., Schlemon, M., Rivera, J., & Reigber, A.
Metodología flexible de procesamiento SAR basada en FPGA que utiliza HLS y RIFFA, lo que permite una comunicación de alta velocidad entre la CPU y la FPGA, aceleradores IP reutilizables y una reducción significativa del tiempo de desarrollo.
Vector Accelerator Unit
for Caravel
Baungarten-Leon, E. I., Ortega-Cisneros, S., Jaramillo-Toral, U., Rodriguez-Navarrete, F. J., Pizano-Escalante, L., & Panduro, J. R.
El artículo presenta un acelerador vectorial ligero para el SoC Caravel RISC-V de código abierto, que añade 14 operaciones vectoriales a través de cuatro ALU y ocupa menos del 20 % del área del proyecto del usuario.
The Genesis of AI by AI Integrated Circuit: Where AI Creates AI
Baungarten-Leon, E. I., Ortega-Cisneros, S., Abdelmoneum, M., Vidana Morales, R. Y., & Pinedo-Diaz, G.
El artículo presenta un circuito integrado CNN generado por IA, diseñado íntegramente por un LLM y fabricado utilizando el PDK SKY130 de código abierto, lo que demuestra la automatización impulsada por la IA desde la especificación hasta la fabricación.
Design and Test of Offset Quadrature Phase-Shift Keying Modulator with GF180MCU Open Source Process Design Kit
Mascorro-Guardado, E., Ortega-Cisneros, S., Baungarten-Leon, E. I., Luna-Rodriguez, L. A., Jaramillo-Toral, U., Hernández-Aramburo, M., & Murillo-García, E.
Este artículo presenta la evolución de los circuitos integrados, haciendo hincapié en las herramientas EDA de código abierto y detallando un flujo completo de diseño de circuitos integrados digitales, demostrado a través de un modulador OQPSK implementado desde HDL hasta el diseño fabricado utilizando PDK abiertos.
Macro Memory Cell Generator for SKY130 PDK
Baungarten-Leon, E. I., Ortega-Cisneros, S., Pinedo-Diaz, G., Rivera-Acosta, M., RodriguezNavarrete, F. J., Jaramillo-Toral, U., ... & Lopez, J. C. G.
Se presenta un marco automatizado que genera configuraciones SRAM personalizadas para el PDK SKY130 mediante la intercalación de memorias existentes, lo que permite tamaños flexibles, planos de planta y una integración perfecta en el flujo RTL-to-GDSII OpenLane.
Comprehensive RTL-to-GDSII Workflow for Custom Embedded FPGA Architectures Using OpenSource Tools
Baungarten-Leon, E. I., Ortega-Cisneros, S., Leyva, G., Muñoz Zapata, H. E., GuzmánQuezada, E., Alvarado-Rodríguez, F. J., & Raygoza-Panduro, J. J.
El artículo Explica un flujo de trabajo de código abierto de RTL a GDSII para arquitecturas FPGA personalizadas utilizando SKY130, OpenLane y OpenFPGA, detallando los pasos de implementación y validando la generación exitosa del diseño a 130 nm.
2D-Mesh NoC with Systolic Arrays: From FPGA Validation to GDSII Proof-of-Concept
Mascorro-Guardado, E., Ortega-Cisneros, S., Ibarra-Villegas, F.J., Rivera, J., Muñoz-Zapata, H.E. and Baungarten-Leon, E.I.,
Este artículo presenta una arquitectura de detección de bordes Sobel acelerada por hardware que utiliza una matriz sistólica basada en NoC, validada en FPGA y sintetizada en silicio con OpenLane y SKY130, lo que demuestra un alto rendimiento y facilidad de fabricación.
From RTL to Fabrication: Survey of Open-Source EDA Tools and PDKs
Baungarten-Leon, E. I
Este artículo presenta una visión general del ecosistema de herramientas de código abierto para el diseño de circuitos integrados, analizando el flujo completo desde RTL hasta diseños fabricables.
Publicaciones
(Congreso)
-
Baungarten-Leon, E. I., & Ortega-Cisneros, S. (2023). “Herramientas de Código Abierto Para el Desarrollo de Circuitos Integrados”. XVIII Congreso Concurso de Diseño de Hardware Software Inteligente y Microprocesadores, Diseño de Microprocesadores y Aplicaciones de Hardware-Software: Impulsando la Innovación Tecnológica, pp. 1-5.
-
Lopez, J. C. G., Ortega-Cisneros, S., Baungarten-Leon, E. I., Vázquez-Robles, M., & Domínguez, J. R. (2024). “Transition from Synchronous to Asynchronous Systems with Minimal Logic Changes”. In 2024 IEEE 15th Latin America Symposium on Circuits and Systems (LASCAS), pp. 1-5. IEEE. https://doi.org/10.1109/LASCAS60203.2024.10506182
-
Baungarten-Leon, E. I., Ortega-Cisneros, S., Torres, C., Jaramillo-Toral, U., Garcia Lopez, J. C., & Raygoza-Panduro, J. J. (2024). “Exploring New Approach With Open Source EDA Tools”. Avances En Arquitectura Y Tecnología De Computadores Actas De Las Jornadas SARTECO 2024, pp. 1043-1050. https://doi.org/10.5281/zenodo.13245883
-
Gonzalez-Perez, M., Ortega-Cisneros, S., Rodriguez-Navarrete, F. J., Pinedo-Diaz, G., Baungarten-Leon, E. I., & Rivera-Acosta, M. (2024, August). RISC-Vcito: A Multicycle Tiny Processor Implemented with SKY130 PDK. In 2024 IEEE 67th International Midwest Symposium on Circuits and Systems (MWSCAS) (pp. 1388-1392). IEEE. https://doi.org/10.1109/MWSCAS60917.2024.10658692
-
Jaramillo-Toral, U., Lopez, J. C. G., Ortega-Cisneros, S., Baungarten-Leon, E. I., TorresGonzáles, C., S andoval-Ibarra, F., (2024). “Automated IC Design Flow Using OpenSource Tools and 180 nm PDK”, IEEE 67th International Midwest Symposium on Circuits and Systems (MWSCAS), Springfield, MA, USA. https://doi.org/10.1109/MWSCAS60917.2024.10658750
-
Rivas, D. H. G., Domínguez, J. R., Cisneros, S. O., Zapata, H. E. M., & BaungartenLeon, E. I. (2024, October). “On the Novel Design and FPGA Implementation of a Fuzzy PD Control for a DC Motor”. In 2024 21st International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE) (pp. 1-6). IEEE. https://doi.org/10.1109/CCE62852.2024.10770929
-
Baungarten-Leon, E. I., Ortega-Cisneros, S., Mascorro-Guardado, E., Lopez, J. C. G., Dominguez, J. R., & Panduro, J. J. R. (2025, June). When AI Turns Malicious: Unethical Use of LLMs for Hardware Design. In 2025 23rd IEEE Interregional NEWCAS Conference (NEWCAS) (pp. 606-610). IEEE. https://doi.org/10.1109/NewCAS64648.2025.11107096
-
Baungarten-Leon, E. I., & Ortega-Cisneros, S. (2025). “Verification and Validation of a CNN IC Created with LLM”. XXI Congreso Concurso de Diseño de Hardware-Software Inteligente y Microprocesadores, Auditorio Antonio Alatorre, CUCEI, Universidad de Guadalajara.
-
U. Jaramillo-Toral, S. Ortega-Cisneros, E. Isaac Baungarten-Leon, and E. JaramilloToral, “Silicluster: A Multi-Module SoC Designed and Fabricated in 180 nm CMOS Using Open-Source Tools for IC Design Democratization,” In 2025 IEEE Latin American Electron Devices Conference (LAEDC), Guadalajara, Mexico.
-
U. Jaramillo-Toral, S. Ortega-Cisneros, E. Isaac Baungarten-Leon, E. Jaramillo-Toral, and H. Emmanuel Muñoz Zapata, “Implementation of a 16:1 Multiplexer and 1:16 Demultiplexer on a Single Chip Using Sky130 PDK and Open-Source EDA Tools for Silicluster,” In 2025 IFIP/IEEE 33rd International Conference on Very Large Scale Integration, Puerto Varas, Chile.
-
J. E. López-Bugarín, L. R. González-Guerra, J. E. Esparza Soto, D. A. García-García, S. Ortega-Cisneros, and E. I. Baungarten-Leon, “An Open-Source Floating-Point Unit IP Core: Design, Verification, and Layout with Sky130,” In 2025 In 2025 IEEE Latin American Electron Devices Conference (LAEDC), Guadalajara, Mexico. https://doi.org/10.1109/LAEDC65721.2025.11289009
-
U. Jaramillo-Toral, S. Ortega-Cisneros, E. Isaac Baungarten-Leon, E. Jaramillo-Toral & H. Emmanuel Muñoz Zapata, “Analog Blocks for 8-bit SAR ADC: Rail-to-Rail Comparator and Two-Stage Operational Amplifier Designed with Open-Source Tools and Sky130 PDK,” In 21st IEEE Asia Pacific Conference on Circuits and Systems 2025 (APCCAS 2025), Busan, South Korea.